# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-055059

(43)Date of publication of application: 27.02.1996

(51)Int.Cl.

G06F 12/06

(21)Application number : 06-211744

(71)Applicant: NIPPON STEEL CORP

(22)Date of filing:


12.08.1994

(72)Inventor: HIRANO TOMIHIRO

## (54) ADDRESS DECODER AND COMPUTER SYSTEM USING THE DECODER

### (57)Abstract:

PURPOSE: To provide an address decoder and a computer system using the decoder with which a memory slot can be automatically switched from an address signal when a memory module is extended. CONSTITUTION: Signals P0 to P3 to be transmitted from a slot 200 or the like to an address decoder 12 show the presence/absence of memory module in respective slots and the capacity of the existent memory modules. These signals P are transmitted to a presence and absence/capacity deciding part 300 or the like and the presence/absence of memory modules in the respective slots and the capacity of them are decided. This result is transmitted to a using address selecting part 32 and any signal line to be used for selecting the slot is decided from signal lines A23 to A20 of address buses. This result is transmitted to a chip select generating part 34, at this part, the memory module to be selected is decided from the output signal of the using address selecting part 23 and the address



Azə	Aez		Agi	Ano
Н	н	20a	H.	H
Н	L	20s	Н	L
L	н	201	L	н
L	L	20e	Ľ.	L

signals on A23 to A20, and a correspondent chip select signal is turned to L.

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-55059

(43)公開日 平成8年(1996)2月27日

(51) Int.CL\*

識別配号 庁内整理番号

FI

技術表示箇所

G06F 12/06

515 C 7623-5B

#### 審査請求 未請求 請求項の数3 FD (全 8 頁)

(21)出職番号

特膜平6-211744

(22)出職日

平成6年(1994)8月12日

(71)出職人 000006855

新日本製鐵株式会社

東京都千代田区大手町2丁目6番3号

(72) 発明者 平野 富広

東京都千代田区大手町2丁目6番3号 新

日本製業株式会社内


(74)代理人 弁理士 半田 昌男

#### (54) 【発明の名称】 アドレスデコード装置及びこれを用いたコンピュータシステム

### (57)【要約】

【目的】 メモリモジュールを増設した場合にアドレス 信号から自動的にメモリスロットの切り換えを行うアドレスデコード装置及びこれを用いたコンピュータシステムを提供する。

【構成】 スロット20。等からアドレスデコーダ12 へ送られる信号P。~P。は、各スロットにメモリモジュールの有無及び存在するメモリモジュールの容量を示す。このP信号は有無/容量判定部30。等に送られ、各スロットにおけるメモリモジュールの有無及びそれらの容量が判定される。この結果は使用アドレス選択部32へ送られ、アドレスバス20aの信号線A23~A20のうちスロットの選択に使用するものを決定する。この結果はチップセレクト生成部34へ送られ、ここで使用アドレス選択部32の出力信号及びA23~A20上のアドレス信号から選択すべきメモリモジュールを決定し、対応するチップセレクト信号をLとする。



#### 【特許請求の範囲】

【請求項1】 各メモリスロットからそのメモリスロットにおけるメモリの有無及び存在するメモリの記憶容量を示すメモリ有無/容量信号を受け、それぞれのメモリスロットにおけるメモリの有無及びその容量を判定する有無/容量判定部と、

前記有無/容量判定部における結果に基づいて中央処理 装置より供給される複数ビットからなるアドレス信号の うち所定のアドレスビットを選択するアドレスビット選 択部と、

前記アドレスピット選択部での結果に基づいて前記アドレス信号より選択されたアドレスピットの信号からメモリ選択信号を生成して前記各メモリスロットに供給するメモリ選択信号生成部と、

を具備することを特徴とするアドレスデコード装置。

【請求項2】 前記有無/容量判定部、アドレスビット 選択部、及びメモリ選択信号生成部は論理回路から構成 されたものであることを特徴とする請求項!記載のアド レスデコード装置。

【請求項3】 請求項1又は2記載のアドレスデコード 20 装置と、

記憶容量を示す信号を発生する手段及びメモリ選択信号を受けたときに読み出し動作及び書き込み動作を可能とする手段を行するメモリモジュールと、

前記メモリモジュールが挿入されているかどうか検出する手段及び挿入されているメモリモジュールの容量を示すメモリ有無/容量信号を前記アドレスデコード装置に 供給する手段を有するメモリスロットと、

前記メモリスロットに挿入されているメモリモジュール 及び前記アドレスデコード装置にアドレス信号を供給 し、前記アドレスデコード装置からメモリ選択信号が供 給されている前記メモリモジュールに対してデータの書 き込み及び読み出しを行う中央処理装置と、

を有することを特徴とするコンピュータシステム。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、中央処理装置 (CPU)からのアドレス信号をデコードしてアクセスすべきメモリモジュールを選択するアドレスデコード装置及びこれを用いたコンピュータシステムに関するものである。

#### [0002]

【従来の技術】パーソナルコンピュータ等において、ソフトウェアの規模やデータの数を大きくする際に、それまでのメモリに持えて、又はそれまでのメモリに追加して、多数のメモリチップが実装されたメモリモジュールを抑没することが一般的に行われている。この場合、単に物理的なメモリ容量を増やしただけでは、CPUから送られてくるアドレス信号をどのメモリモジュールに割り振るのかは決定されないので、使用者の側で設定をし50

なおさなければならない。このために、例えばハードウェア的にはパーソナルコンピュータ本体に設けられたディップスイッチを切り換えたり、ジャンパーピンを設定したり、また、ソフトウェア的にはコンフィグレーションに関する記述を書き換えてコンピュータに認識させるなどの手続きが必要となる。

#### [0003]

【発明が解決しようとする課題】しかしながら、メモリモジュールを増設する際の設定には専門知識が必要とされるため、かかる知識のない者がメモリモジュールを増設することは難しい。また、専門家であっても、メモリモジュールを増設するたびに煩わしい設定作業が必要になるというのは好ましくない。更に、設定の際に人間が介在することになると、設定ミスが発生する可能性もあり、そのような場合にはCPUが暴走するおそれがある。

【0004】本発明は上記事情に基づいてなされたものであり、メモリモジュールを増設した場合にアドレス信号から自動的にメモリモジュールの選択信号の切り換えを行うアドレスデコード装置及びこれを用いたコンピュータシステムを提供することを目的とするものである。【0005】

【0006】請求項2記載の発明になるコンピュータシステムは、前記有無/容量判定部、アドレスビット選択部、及びメモリ選択信号生成部は論理回路から構成されたものであることを特徴とする請求項1記載のアドレスデコード装置。

【0007】請求項3記載の発明になるアドレスデコード装置は、請求項1又は2記載のアドレスデコード装置と、記憶容量を示す信号を発生する手段及びメモリ選択信号を受けたときに記憶動作及び書き込み動作を可能とする手段を有するメモリモジュールと、 前記メモリモジュールが挿入されているかどうか検出する手段及び挿入されているメモリモジュールの容量を示すメモリ有無/容量信号を前記アドレスデコード装置に供給する手段を有するメモリスロットと、前記メモリスロットに挿入さ

2

れているメモリモジュール及び前記アドレスデコード装 置にアドレス信号を供給し、前記アドレスデコード装置 からメモリ選択信号が供給されている前記メモリモジュ ールに対してデータの書き込み及び読み出しを行う中央 処理装置と、を有することを特徴とするものである。 [00008]

【作用】請求項1記載の発明は前記の構成により、アド レスデコード装置は、各メモリスロットからそのメモリ スロットにおけるメモリの有無及び存在するメモリの記 **憶容量を示すメモリ有無/容量信号を受けることによ** り、どこのスロットにどれだけの容量のメモリモジュー ルが挿入されているかを認識できる。アドレスビット選 択部は、メモリ有無/容量信号に基づいて行われた有無 /容量判定部での判定結果に基づいて所定のアドレスビ ットを選択する。メモリ選択信号生成部はこの選択結果 と選択されたアドレスビットとによってアクセスすべき メモリスロットを判断し、このメモリスロットに挿入さ れているメモリモジュールを選択するためのメモリ選択 信号を生成する。

【0009】請求項2記載の発明は、上記作用に加え、 有無/容量判定部、アドレスピット選択部、及びメモリ 選択信号生成部を一般的な論理回路で構成できるので、 メモリモジュールの容量やメモリスロットの数に応じて 各種の装置に柔軟に対応できる。

【0010】請求項3記載の発明は、請求項1又は2記 載のアドレスデコード装置を有することにより、中央処 理装置がメモリに対してアクセスすると、そのアドレス に及びメモリスロットからの有無/容量信号に応じてア ドレスデコード装置がメモリモジュールが挿入されてい るメモリスロットを自動的に認識し、メモリ選択信号を 30 所定のメモリモジュールに供給する。したがって、あと からメモリモジュールを増設した場合に使用者の側では 特別な設定を行う必要はない。

#### [0011]

【実施例】以下に図面を参照して本発明の実施例につい て説明する。図1は一つのメモリモジュールを示した 図、図2は本発明のアドレスデコーダを用いたコンピュ ータシステムの一例の部分ブロック図である。

【0012】図1のメモリモジュール10は、例えば複 数のDRAMやSRAMが搭載されてモジュール化され 40 たパッケージからなり、このパッケージの端子をコンピ ュータのメインの基板に設けられたスロットに容易に挿 入できるよう構成されている。たとえばコンピュータの メモリ容量が足りなくなった場合には、既にあるメモリ モジュールをスロットから引き抜いて記憶容量のより大 きなメモリモジュールを挿入したり、又は既にあるメモ リモジュールに加えて別のメモリモジュールを追加する ことにより、簡単にメモリ容量を大きくすることができ

OがSRAMからなる場合について説明する。メモリモ ジュール10は、図1に示すように、メモリ選択信号で あるチップセレクト信号が供給される入力端子バーC S、読み出しを指示する信号が供給される端子バーR D、書き込みを指示する信号が供給される端子バーW R、アドレス信号が入力されるアドレス入力端子AD D、データの読み出し又は書き込みが行われるデータ入 出力端子Dを有する。ここでチップセレクト信号、読み 出し信号、書き込み信号はそれぞれ負論理とする。この 他に、モジュール10は出力端子バー〇を有している。 この出力端子バーOからは、そのモジュールの記憶容量 示す信号(バーQ信号という)が出力される。尚、記号 バーCS及びバーQは、また、それぞれチップセレクト 信号及びバーQ信号も示すものとする。

【0014】図2に示す回路は、本発明の一実施例であ るアドレスデコーダ12を用いて構成したコンピュータ システムの一部であり、アドレスデコーダ12の他、じ PU14、メモリブロック16、アドレスパッファ1 8、及びこれらをつなぐ各種信号線からなる。図2の回 路において、メモリブロック16にはn個までのメモリ モジュール10を挿入できるよう専用のメモリスロット 20。~20。 が設けられている。これらのスロット とアドレスデコーダ12との間は、チップセレクト信号 バーCSョ ~バーCS-- をやりとりするための n 本の 信号線22で接続されている。どのスロットに挿入され たメモリモジュールが選択されるかは、アドレスデコー ダ12からメモリブロック16へ送られるこのチップセ レクト信号バーCS。~バーCS。 として伝えられ

【0015】スロットとアドレスデコーダ12との間 は、更に、前記のパーQ信号をやりとりするためのn本 の信号線24、及び各スロットにメモリモジュールが挿 入されたこと、すなわちメモリモジュールの存在を示す 信号 (バーR信号という) を送るための n 本の信号線 2 6で接続されている。信号線24は、スロットにメモリ モジュールが挿入されていない状態ではプルアップされ ている。信号線24が2本の場合には、Q\*, Q: がそ れぞれ「0」、「0」のときは1MBが接続されている ことを示し、「O」、「1」のときは4MBが接続され ていることを示し、「1」、「0」のときは16MBが 接続されていることを示す。尚、Q゛,Q゛はもともと プルアップされているので、この二本の信号線で識別で きる容量はこの三つに限られる。信号線26は、スロッ トにメモリモジュールが挿入されていない状態ではブル アップされているが、対応するスロットにメモリモジュ ールが挿入されると強制的にロー(L)となるよう構成 されている。これにより、アドレスデコーダ12はどの スロットにメモリモジュールが存在するかを認識でき る。この存在を示すバーR信号と前記のバーQ信号とを 【0013】以下、本実施例では、メモリモジュール1 50 併せてバーP信号と呼ぶ。このバーP信号はメモリ有無 /容量信号となる。

【0016】アドレスバス28は、CPU14がメモリ ブロック16にアクセスする際にそのアドレスを指定す るための信号線であり、そのビット数(信号線の数)m はメモリブロック16全体のメモリのアドレスを指定で きる数である。アドレスバス28のうち上位 k ビットの バス28aはアドレスデコーダ12へも接続されてい る。メモリブロック16のスロットにメモリモジュール 10が挿入されると、そのメモリモジュールからは、ア ドレスデコーダ12に対して前述のバーP信号が送られ 10 る。アドレスデコーダ12は、このパーP信号とアドレ スバス28 aからの信号に基づいて所定の演算を行い、 どのモジュールを選択するかを決定する。そして選択し たメモリモジュールに対応するチップセレクト信号(バ -CS<sub>\*</sub> ~バーCS<sub>\*\*</sub> )をLとする。

5

【0017】本実施例では、アドレスデコーダ12を設 けることによって、メモリブロック16のスロットに挿 入されている複数のメモリモジュール全体を一つのメモ リとして取り扱うことができる。また、挿入するメモリ 入しても、これをCPU14が連続したメモリ領域とし て認識してアクセスできる。しかもその際に、どのスロ ットに挿入したのか、また挿入したメモリモジュールの 容量がいくらであるかについて、オペレータの側で特別 な設定を行う必要はない。この点について、以下に図2 のアドレスデコーダ12を簡略化した機能プロック図と して示した図3及びメモリモジュールを4つまで挿入で きるメモリブロックを示す図4を参照して説明する。 尚、図3及び図4では、メモリモジュールの容量は1M

【0018】図3のバーP』~バーP』は、それぞれ図 4のスロット20。~スロット20。からのバーP信号 を示す。図4に示すメモリブロック16には4つのスロ ット20。~20。があり、各スロットに1個ずつ、合 計4個までのメモリモジュールを挿入できる。また、各\*

B又は4MBのいずれかであるとして説明する。

\*スロットとアドレスデコーダ12とを結ぶチップセレク ト信号線をバーCS。~バーCS。とする(バーCS。 ~バーCS。はまた、それぞれのチップセレクト信号も 示すものとする)。各バーP信号は、前記のように、ど のスロットにメモリモジュールが存在するか、及びその モジュールの容量が1MB又は4MBのうちいずれであ るかを示している。

【0019】各メモリスロットからのバーP信号は、図 3においてまずモジュールの有無及びその容量を判定す る有無/容量判定部30。~30。に送られ、ここでバ ーP。~パーP』からスロット20。~スロット20。 におけるメモリモジュールの有無及びそれらの容量が1 MB又は4MBのいずれであるかが判定される。この判 定結果は使用アドレス選択部32へ送られ、ここで、ア ドレスバス28aの信号線A23~A20のうちどの信 号線をスロットの選択に使用するかを決定する。この結 果はチップセレクト生成部34へ送られる。 チップセレ クト生成部34では、使用アドレス選択部32の出力信 号及び信号線A23~A20上のアドレス信号から選択 モジュールをメモリブロック16の任意のスロットに挿 20 すべきモジュールを決定し、その結果に基づいてメモリ プロック16の各スロットに接続されているチップセレ クト信号パーCS。 ~パーCS』のうち、選択したメモ リモジュールが挿入されているスロットに対応するチッ プセレクト信号をしとする。

> 【0020】図3に示すアドレスデコーダ12の動作、 すなわち入力であるパーP信号の内容及び信号線A23 ~A20の信号と出力であるバーCS。~バーCS。と の関係は、ブール代数式を用いて簡単に表すことができ る。このうち、チップセレクトバーCSm、及びバーC 30 S. に関する部分のブール代数式は、次式のようにな る。但し、次式において、!は否定(NOT)、&は論 理積 (AND)、#は論理和 (OR) を示し、また (x ≦アドレス≦y) はアドレスがx以上y以下の値(hは 16進表記)であることを示すものとする。

!CS』=(スロット20。にモジュールが存在する)&

{(スロット20。の容量が1MB) & (0h≦アドレス≦0F FFFFh)

# (スロット20°の容量が4MB) & (0 h≦アドレス≦3 F FFFFh)}

 $\cdots$  (1)

!CS」=(スロット20」にモジュールが存在する)&(スロット20」にモ ジュールが存在する) &

[(スロット20。の容量が1MB) &

((スロット20, の容量が1MB) & (100000h ≦アドレス≦1FFFFh)

# (スロット20, の容量が4MB) & (100000h ≦アドレス≤4FFFFFh)}

# (スロット20mの容量が4MB) &

{(スロット20: の容量が1MB) & (400000h

6

7

≦アドレス≦4FFFFFh)

# (スロット20: の容量が4MB) & (400000h ≤アドレス≤7FFFFFh) } ]

# (スロット20。にモジュールが存在せず) & (スロット20。にモジュールが存在する) &

{ (スロット20, の容量が1MB) & (0h≦アドレス ≤0FFFFFh)

# (スロット20: の容量が4MB) & (0h≦アドレス ≤3FFFFFh)}

 $\cdots$  (2)

8

【0021】式(1)及び式(2)はそれぞれ、信号バーPの示す内容が右辺の関係を満たしている場合に、その左辺のチップセレクトバーCS。又はバーCS、が動作状態(L)になることを示す。ここでは省略するが、バーCS、及びバーCS、についても式(1)及び式(2)と同様の式を容易に求めることができる。

【0022】式(1)はチップセレクトバーCS。がLになるための条件式である。スロット20。にモジュールが挿入されていなければバーCS。がLになることはないので、同式の右辺において「(スロット20。にモ 20ジュールが存在する)」の部分と、これ以降の部分とは&で結ばれている。また、そのあとの最初の揺弧〔〕内は、スロット20。に1MBのメモリモジュールが挿入されており、かつ、CPUからアクセスされているアドレスが0hから0FFFFhまで(1MB以内の範囲)であることを示している。そして次の括弧〔〕内は、スロット20。に4MBのメモリモジュールが挿入され、かつ、CPUからアクセスされているアドレスが0hから3FFFFFhまで(4MB以内の範囲)であることを示している。

【0023】式(2)はチップセレクトバーCSiがLになるための条件式である。この式の右辺の前半(右辺の1行目から12行目まで)は、スロット20㎡にメモリモジュールが挿入されており、かつ、スロット20㎡にもメモリモジュールが挿入されている場合であり、スロット20㎡に挿入されているメモリのアドレスが低位のアドレスとなり、スロット20㎡に挿入されているメモリのアドレスが高位のアドレスとなる。

【0024】式(2)の右辺の後半(右辺の13行目から18行目まで)は、スロット20。にメモリモジュー 40ルが挿入されないで、スロット20:のみにメモリモジュールが挿入される場合の条件を示す。このため式

(2)後半の「(スロット20°にモジュールが存在せず)」以下の式は、式(1)の「(スロット20°にモジュールが存在する)」以下の式と同様の式となる。式(1)及び式(2)を併せて考えると分かるように、メモリモジュールを一つだけ挿入する場合には、メモリモジュールをスロット20°に挿入してもよいし、スロット20°に挿入してもよい。

【0025】上では省略したが、実際にはバーCS・及 50 に、任意のスロットにメモリモジュールが挿入された場

びバーCS、についても式(1)及び式(2)と同様な式が得られ、これらを総合して考えると、4つあるスロットにメモリモジュールを一つだけ挿入するときは任意のスロットに挿入することが可能となる。また、複数のメモリモジュールを挿入する場合には、その順序を問わない。

【0026】以上の議論を図4に示した具体例を用いて 説明する。使用できる各メモリモジュールの容量は、簡 単のために、1MB又は4MBのいずれかとし、1ワー ドを1Bとする。また、図2のアドレスバス28をA2 3~A0の24ビット、アドレスバス28aをこのうち A23~A20の上位4ビットとする。

【0027】このようにすると、スロット20。~スロット20。1 にが入されるメモリモジュールが1MBの場合、各スロットはアドレスピットA23~A20のうちA21及びA20の2ピットによって指定される。また、スロット20。~スロット20。に挿入されるメモリモジュールが4MBの場合、各スロットはアドレスピットA23~A20のうちA23及びA22の2ピットA21及びA20の論理値は図4の右側に示すようになる。同様にスロット20。からスロット20。からスロット20。なる。同様にスロット20。からスロット20。なる。同様にスロット20。からスロット20。なる。同様にスロット20。からスロット20。なる。同様にスロット20。からスロット20。なる。同様にスロット20。からスロット20。なる。同様にスロット20。からスロット20。なる。同様にスロット20。からスロット20。なるるの論理値は図4の左側に示すようになる。

【0028】これに対して、例えばスロット20.だけに1MBのメモリモジュールが挿入され、その他のスロットにはメモリモジュールが挿入されていない場合には、スロット20.に対応するアドレスビットA21及びA20の論理値は、それぞれし、Lとなる。そして、例えばスロット20.に更に1MBのメモリモジュールを追加した場合には、スロット20.に対応するアドレスビットA21及びA20の論理値は、それぞれし、IIとなる。したがって挿入されるスロットは不連続であっても、メモリ空間のアドレス領域は、スロット20.に挿入されたメモリモジュールとの間で連続となる。このように、メモリモジュールとの間で連続となる。このように、任意のスロットにメモリモジュールが挿入された場合

合でも、CPUはそのメモリモジュールにアクセスで き、また、連続的しない複数のメモリスロットにメモリ モジュールが挿入された場合でも、CPU側から見る と、一つの連続したメモリ領域として認識される。

【0029】したがって、例えばより多くのメモリを必 要とするソフトウェアを実行するために一旦コンピュー タの電源を落とし、新たなメモリモジュールをいずれか のスロットに挿入して電源を投入し、このソフトウェア を実行したとする。この実行中にCPUから従来のメモ リ容量を越えるアドレスの指定がなされたとすると、新 10 たに挿入されたメモリモジュールがどのスロットにある かに関わらず、アドレスデコーダは新たに挿入されたメ モリモジュールを認識してアドレス信号通りに新たなメ モリモジュールに対してデータの読み出し及び書き込み を行う。

【0030】図5は、実際のコンピュータにおいて、挿 入するメモリモジュールの容量及びメモリモジュールを 挿入するスロットの位置を変更した場合の、全体のメモ リマップの変化の様子を示した図である。同図(a) は、スロット1とスロット2にそれぞれ1MBのメモリ 20 モジュールが挿入され、スロットOにはメモリモジュー ルが挿入されていない場合である。このときは、チップ セレクト信号パーCS。及びパーCS。がLとされてス ロット1及びスロット2のみが選択され、00000h から1FFFFhまでが連続したメモリ領域として認識

【0031】このあと、コンピュータの電源を落として スロット1、スロット2、及びスロット4にそれぞれ4 MBのメモリモジュールを挿入し、それ以外のスロット にはメモリモジュールを挿入しないで、再びコンピュー タの電源を立ち上げたとする。この場合、チップセレク ト信号バーCSi、バーCSi、バーCSiのみがLと され、これらのスロットに挿入された4MBのメモリ3 つによって、00000hからBFFFFhまでの連続 した12MBのメモリ領域が形成される。

【0032】このように、本実施例では、メモリモジュ ールを挿入するスロットが予め規定されておらず、任意 のスロットからメモリモジュールを挿入して増設するこ とができる。しかもその際、どこのスロットにどのくら いの容量のメモリモジュールを挿入したかについてオペ 40 レータがCPUに指示したり、あるいは何らかの設定を 行うという作業は不要となる。そしてその場合でも、じ PU14は、それぞれのメモリ空間に対し連続したアド レスとしてアクセスすることができる。また、設定ミス などのように人間が介在することによって発生するエラ ーを未然に防止できる。

【0033】図2のアドレスデコーダ12は、式(1) 及び式(2)に示すような論理動作を行うよう構成され た論理回路である。このような回路はPLA、EPL D、FPGA、ゲートアレイなどのカスタム1Cなどに 50 できるので、例えばゲートアレイ、PLA、EPLD、

よって容易に構成することができる。また、式(1)及 び式(2)等の論理動作は、論理回路によるハードウェ アで実現できるだけでなく、ソフトウェア的に上記のよ うな機能を果たすプログラムを組むことによっても可能

10

【0034】ところで、実際に使用されている増設メモ リモジュールの規格として「SIMM(Single In-line Memory Module)」というものが知られている。これはD RAMを用いたメモリモジュールのための規格である が、この規格に合致したメモリモジュールには、プレゼ ンスディテクト (PD) ピンという信号ピンが設けら れ、ここからPD信号が出力される。このPD信号は、 本来、メモリチップのアクセス速度を示すための信号で あるが、記憶容量が異なるメモリからは異なる内容のP D信号が出力される。したがって、アクセス速度が同一 のメモリを用いる場合には本来の役割であるPD信号は 不要となる。そこで、このPD信号を図2又は図3にお いて説明したバーP信号として用いることができる。こ のようにすれば、従来からあるメモリモジュールを有効 に活用することができる。

【0035】尚、本発明は上記の実施例に限定されるも のではなく、その要旨の範囲内で種々の変更が可能であ る。例えば、上では現在実際に使用されているSIMM 規格に基づいてメモリモジュールを使用できることにつ いて説明したが、記憶容量を示す信号を発生するモジュ ールであれば、どのようなものでも使用可能である。ま た、メモリモジュールを構成するRAMは、SRAMだ けでなくDRAMなども使用できる。その場合には、モ ジュールを構成する際にそのモジュールの容量を示す信 号を発生する手段を設ける。メモリモジュールの容量は 1MB, 4MBには限られず、8MB, 16MBなど、 挿入する数及びCPUがアクセスできるアドレス空間の 大きさなどに基づいて任意の容量とすることができ、ス ロットの数も上記実施例の4つには限られず、任意の数 とすることができる。

#### [0036]

【発明の効果】以上説明したように請求項1記載の発明 によれば、メモリ有無/容量信号及び選択されたアドレ スピットによってメモリが存在するメモリスロットのメ モリ選択信号を自動的に生成して当該メモリスロットに 供給するので、メモリモジュールを新たに増設した場合 であっても使用者の側でジャンパーピンやディップスイ ッチの設定等の作業を行う必要がなく、取扱いが簡単に なるので、専門的な知識がない者がメモリモジュールを 増設した場合であっても設定ミスなどを生じることのな いアドレスデコード装置を提供することができる。

【0037】請求項2記載の発明は、上記効果に加え、 更に、前記有無/容量判定部、アドレスビット選択部、 及びメモリ選択信号生成部を一般的な論理回路から構成 11

F P C A などの素子を用いて簡単に必要な論理回路を構成できるアドレスデコード装置を提供することができる。

【0038】請求項3記載の発明は、メモリモジュールを増設した場合に使用者の側で何らかの設定作業を行う必要は全くないため取扱いが容易となり、増設メモリに関する専門的な知識は必要ないものでも簡単にメモリモジュールを増設して記憶容量を大きくできるコンピュータシステムを提供することができる。

### 【図面の簡単な説明】


【図1】一つのメモリモジュールを示した図である。


【図2】本発明のアドレスデコーダを用いたコンピュー タシステムの一例の部分ブロック図である。

【図3】本発明のアドレスデコーダの一例の機能プロック図である。

【図4】メモリモジュールを挿入したメモリブロックの 構成を模式的に示した図である。 \*【図5】スロットに挿入するメモリモジュールを変更した場合のメモリマップの変化の様子を示す図である。 【符号の説明】

- 10 メモリモジュール
- 12 アドレスデコーダ
- 14 中央処理装置(CPU)
- 16 メモリプロック
- 18 アドレスバッファ
- 20 ~ 20 メモリスロット
- 10 22 チップセレクト信号(CS)線
  - 2.4 〇信号線
  - 26 R信号線
  - 28, 28a アドレスバス
  - 30 ~ 30 有無/容量判定部
  - 32 使用アドレス選択部
  - 34 チップセレクト生成部





【図4】

••••

(8) 特開平8-55059

【図5】

